pcie2.0x16 眼圖測(cè)試 物理層致性測(cè)試傳統(tǒng)的源同步時(shí)鐘總線(xiàn)系統(tǒng)般多采用并行單端信號(hào),典型幅度在從 ttl-5v,cmos- 3.3v/1.8v 左右。在設(shè)計(jì)和測(cè)試上遇到的信號(hào)完整性問(wèn)題主要是反射和串?dāng)_,經(jīng)常強(qiáng)調(diào)如何有效利用示波器的觸發(fā)功能進(jìn)行定位和捕獲并分析,對(duì)示波器的波形捕獲率及毛刺觸發(fā)和建立/保持觸發(fā)等能力均有很高要求。
更新時(shí)間:2024-12-23